[...] Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby"). G11C 29/00' de la CIP.

SECCION G — FISICA > REGISTRO DE LA INFORMACION > MEMORIAS ESTATICAS (registro de la información basado en un movimiento relativo entre el soporte de registro y el transductor G11B; dispositivos semiconductores para memorias H01L, p. ej. H01L 27/108 - H01L 27/115; técnica del impulso en general H03K, p. ej. conmutadores electrónicos H03K 17/00) > Verificación del funcionamiento correcto de memorias; Ensayo de memorias durante su funcionamiento fuera de línea (offline")o en espera ("standby")

Detección o localización de circuitos auxiliares defectuosos, p. ej. contadores de refresco defectuosos.
Detección o localización de elementos de memoria defectuosos.
Protección de los contenidos de la memoria; Detección de errores en los contenidos de la memoria.
Disposiciones para el diseño de circuitos de ensayo, p. ej herramientas diseñadas para ensayo.
Equipamiento de ensayo externo para memorias estáticas, p. ej. equipamiento de ensayo automático; Sus interfases.
Ensayo de aceleración.
Ensayo funcional, p. ej. ensayo realizado durante el refresco, autoensayo en el encendido (POST) o ensayo distribuido.
Algoritmos de ensayo, p. ej. algoritmos de barrido de memorias (MScan); Patrones de ensayo, p. ej. patrones en tablero de damas.
Disposiciones integradas ("built in") para el ensayo, p. ej. autoensayo integrado (BIST).
Implementación de la lógica de control, p.ej. decodificadores de modo de ensayo.
utilizando unidades microprogramadas, p. ej. máquinas de estado.
Dispositivos de generación de direcciones; Dispositivos para el acceso a memorias, p. ej. detalles de circuitos de direccionamiento.
que utilizan contadores o registros de desplazamiento de realimentación lineal (LFSR).
Con acceso a memorias en serie.
Con acceso a células suplementarias, p. ej. células de direcciones falsas o células redundantes.
Con acceso a una multiplicidad de bloques ("arrays") (G11C 29/24 tiene prioridad).
Multiplicidad de bloques dependientes, p. ej bloques multi-bit.
Con acceso a un solo bloque.
Acceso en serie; Ensayo por barrido ("scan").
Con acceso a una multiplicidad de bits simultáneamente.
Dispositivos de generación de datos, p.ej inversores de datos.
Dispositivos de verificación de respuesta.
que utilizan técnicas de compresión.
que utilizan códigos de corrección de errores (ECC) o comprobación de paridad.
Indicación o identificación de errores, p. ej. para la reparación.
Lógica de iniciación de ensayo.
Disposiciones de las memorias estáticas especialmente adaptadas para el ensayo por medios externos a la memoria, p. ej. utilizando acceso directo a memoria (DMA) o utilizando rutas de acceso auxiliares (equipamiento de ensayo externo G11C 29/56).
Ensayos marginales p. ej. ensayo de corriente, voltaje o velocidad.